3501 ПРОГРАММИРОВАНИЕ МИКРОПРОЦЕССОРА С RISC-АРХИТЕКТУРОЙ

Лабораторная работа № 1

 

ИЗУЧЕНИЕ АРХИТЕКТУРЫ И ПРИНЦИПОВ

ФУНКЦИОНИРОВАНИЯ МикроконтроллерА КР1878ВЕ1

 

Цель работы:  изучение структуры, организации регистров и памяти, принципов адресации микроконтроллера КР1878ВЕ1.

 

  1. 1. Общая характеристика микроконтроллера

 

Микроконтроллер КР1878ВЕ1 (An15E03) предназначен для использования в системах управления, работающих в масштабе реального времени. Микроконтроллер отличается малым количеством внешних выводов, низким током потребления, высокой производительностью, наличием энергонезависимой памяти данных и возможностью многократного перепрограммирования памяти  команд. Характерной особенностью его является гарвардская RISC-архитектура, позволяющая выполнять любую из 52 команд за два такта частоты процессора, единая система команд для всего семейства с возможностью адресации до двух операндов, находящихся в памяти, малое время реакции на прерывание и сохранение контекста, широкий диапазон конфигураций внутренней памяти команд, памяти данных и внутренних периферийных устройств.

Краткие характеристики микроконтроллера:

- память команд 1К´16 , реализованная на электрически стираемом ППЗУ;

- память данных - ОЗУ 128´8;

- память данных - ЭСППЗУ 64´8;

- система команд - 52 команды;

- тактовая частота - 32 кГц ... 10 мГц;

- время выполнения любой команды - 200 нс при частоте 10 мГц;

- 7 прерываний (начальный пуск, системная ошибка, сторожевой таймер, порт А, порт Б, таймер, окончание записи в ЭСППЗУ);

- 12 линий ввода/вывода с индивидуальным управлением направления и прерыванием от любой линии;

- 16-разрядный таймер с 8-разрядным делителем счетной частоты;

- сторожевой таймер с автономным генератором.

  1. 2. Описание архитектуры микроконтроллера

2.1. Структурная схема микроконтроллера

Структурная схема микроконтроллера представлена на рис. 1. Микроконтроллер содержит в себе функционально законченные устройства центрального процессора, ЭСППЗУ команд, ОЗУ данных, ЭСППЗУ данных, сторожевого таймера, портов ввода/вывода и таймера общего назначения. Обмен данными между центральным процессором, ОЗУ данных и периферийными устройствами производится по единой шине.

 

B

 

Рис. 1. Структурная схема микроконтроллера

Назначение внешних выводов микроконтроллера:

- PB0... PB7 - линии ввода/вывода порта В;

- PА0... PА3 - линии ввода/вывода порта А;

- TCLC/PA4 - внешняя частота таймера или линия ввода/вывода порта А;

- OSC1, OSC2 - задающие выводы генератора тактовой частоты;

- RST - входной сигнал установки и программирования;

- Ucc - напряжение питания;

- GND - общий вывод.

2.1.1. Центральный процессор

Упрощенная структурная схема центрального процессора микроконтроллера представлена на рис. 2. Центральный процессор микроконтроллера предназначен для выполнения арифметических и логических преобразований 8-разрядных операндов, расположенных в памяти микроконтроллера. Архитектура процессора характеризуется разделенной памятью команд и данных. Это позволяет совместить процессы выборки команд и выборки операндов из памяти. Система команд процессора - симметричная, т.е. имеются двухоперандные команды, работающие одновременно с двумя операндами. Выборка операндов из памяти данных в случае двухоперандных команд производится одновременно по двум различным шинам - данных SRC и данных DST, с отдельными шинами адресов. Запись результата в память производится также по отдельной шине данных записи. Адрес записи совмещен с адресом чтения операнда DST.

Команды процессора имеют размерность 16 разрядов. Для обеспечения механизмов перехода к подпрограммам и прерываний программ в процессоре существует отдельный аппаратный стек глубиной в восемь адресов, где хранятся адреса возврата из подпрограмм и прерываний. В процессоре имеются служебные регистры для поддержки метода адресации операндов. Для сохранения значений этих регистров и слова состояния процессора при прерываниях программ и переходов к подпрограммам введен отдельный аппаратный стек данных глубиной в 16 байтов. Обращение к регистрам периферийных устройств микроконтроллера происходит по тем же шинам и точно так же, как и к оперативной памяти.

 

 

Рис. 2. Структурная схема центрального процессора микроконтроллера

Любая из команд процессора выполняется за одинаковый период времени. Одновременно на разных стадиях выполняются три команды процессора. Условные и безусловные переходы происходят по абсолютным адресам памяти команд, что  позволяет устранить потерю времени при выполнении переходов.

 

2.2. Принципы адресации операндов

Все операнды команд (объекты программирования) находятся в едином адресном пространстве памяти данных. Размерность этого пространства в микроконтроллере - 256 байт.

Команда имеет одновременный  доступ к 32 байтам этого адресного пространства через четыре сегмента (окна) адресации размером в 8 байт каждый сегмент (см. табл. 1). Каждому сегменту соответствует регистр адреса сегмента, значение которого определяет местонахождение данного сегмента в пространстве адресации памяти данных.

Таблица 1

Сегменты адресации

a0

b0

c0

d0

 

a1

b1

c1

d1

 

a2

b2

c2

d2

 

a3

b3

c3

d3

 

 

a4

b4

c4

d4

a5

b5

c5

d5

 

a6

b6

c6

d6 (IR0)

 

a7

b7

c7

d7 (IR1)

 

Сегмент A

Сегмент B

Сегмент C

Сегмент D